ADD file via upload
Copyright (C) 2021-2024 Geng Di, Minghui Yin and Zhiqiang Li from IME-CAS. 项目简介 薄膜晶体管工艺器件模型与PDK，由中国科学院微电子研究所开源的针对非晶硅薄膜器件模型与工艺设计包PDK，该工艺设计包PDK在显示领域具有重要的应用前景。
关键字：紧凑模型, PDK, 器件模型与物理，薄膜晶体管 keywords：Compact Model, PDK， Device Model and Physics，TFT
软件所用语言 Verilog-A语言 兼容主流的SPICE电路仿真器，Cadence、Synopsys、Siemens EDA等。
Matlab语言，Skill语言，Svrf语言 集成电路全定制设计工具软件
其他 随着软件的开发，根据需要会使用到skill、python、tcl、C等
软件架构重要更新 薄膜晶体管工艺A-Si_TFT PDK第一版 —–2023年9月30日———
models - Verilog A 源码 asi.va 指 “Amorphous Silicon TFT compact model”，此模型在显示领域具有重要的应用前景，关于TFT器件模型参数定义请参考asiTFT_model_manual手册。
asiTFT (PCell参数化单元库) 提供了asiTFT参数化单元库作为非晶硅薄膜晶体管工艺的器件库。PDK中器件类型和参数定义请参考asiTFT_PDK_reference_manual手册。
docs(Manual使用手册) 目前提供了器件模型使用手册、PDK使用手册、设计规则文件和设计参考流程，内容包括PDK基本组件介绍、器件模型参数定义、工艺物理设计规则，以及集成电路仿真-设计-验证方法。
Calibre（DRC/LVS/XRC物理验证规则） 此模块具备三个主要功能：DRC物理设计规则RuleDeck、LVS原理图版图对比RuleDeck、XRC寄生参数提取RuleDeck。请运行Calibre工具的相应物理验证功能模块，具体步骤参考Custom_IC_Design_Reference_Flow_OA_asiTFT使用手册。
technology files（工艺文件） 此模块具备三个主要功能：techfile.tf工艺文件、display.drf图层显示文件、layer.map图层映射文件。工艺文件在Cadence的Virtuoso工具中，用于像素驱动电路版图设计工作。工艺文件介绍请参考Custom_IC_Design_Reference_Flow_OA_asiTFT使用手册。
asiTFT_Demo (asiTFT工艺PDK电路设计示例) 我们为初学者提供了asiTFT_Demo，便于初学者在不熟悉PDK、像素电路设计的时候参考使用。 asiTFT_PDK可以用于Cadence Virtuoso，Synopsys Hspice 和Siemens Calibre等工具中，并且应用于像素驱动电路原理图设计-前后仿真-版图设计。关于如何使用asiTFT_PDK进行集成电路设计请参考asiTFT_Demo和asiTFT_Demo_Introduction手册。
许可证类型 GPL 2.0 License.
学术引用 如果对TFT工艺、紧凑模型、PDK与驱动设计感兴趣欢迎参考或者引用: 10.1109/TED.2021.3054359 or 10.1109/IEDM13553.2020.9371951
后续计划 短沟道、多栅效应及其他器件模型、PDK与集成电路设计参考流程将会在后续版本中推出，敬请期待。
薄膜晶体管工艺器件模型与PDK，由中国科学院微电子研究所开源的针对非晶硅薄膜器件模型与工艺设计包PDK，该工艺设计包PDK在显示领域具有重要的应用前景。
©Copyright 2023 CCF 开源发展委员会 Powered by Trustie& IntelliDE 京ICP备13000930号
IMECAS_TFT_PDK
Copyright (C) 2021-2024 Geng Di, Minghui Yin and Zhiqiang Li from IME-CAS. 项目简介 薄膜晶体管工艺器件模型与PDK，由中国科学院微电子研究所开源的针对非晶硅薄膜器件模型与工艺设计包PDK，该工艺设计包PDK在显示领域具有重要的应用前景。
关键字：紧凑模型, PDK, 器件模型与物理，薄膜晶体管 keywords：Compact Model, PDK， Device Model and Physics，TFT
软件所用语言 Verilog-A语言 兼容主流的SPICE电路仿真器，Cadence、Synopsys、Siemens EDA等。
Matlab语言，Skill语言，Svrf语言 集成电路全定制设计工具软件
其他 随着软件的开发，根据需要会使用到skill、python、tcl、C等
软件架构重要更新 薄膜晶体管工艺A-Si_TFT PDK第一版 —–2023年9月30日———
models - Verilog A 源码 asi.va 指 “Amorphous Silicon TFT compact model”，此模型在显示领域具有重要的应用前景，关于TFT器件模型参数定义请参考asiTFT_model_manual手册。
asiTFT (PCell参数化单元库) 提供了asiTFT参数化单元库作为非晶硅薄膜晶体管工艺的器件库。PDK中器件类型和参数定义请参考asiTFT_PDK_reference_manual手册。
docs(Manual使用手册) 目前提供了器件模型使用手册、PDK使用手册、设计规则文件和设计参考流程，内容包括PDK基本组件介绍、器件模型参数定义、工艺物理设计规则，以及集成电路仿真-设计-验证方法。
Calibre（DRC/LVS/XRC物理验证规则） 此模块具备三个主要功能：DRC物理设计规则RuleDeck、LVS原理图版图对比RuleDeck、XRC寄生参数提取RuleDeck。请运行Calibre工具的相应物理验证功能模块，具体步骤参考Custom_IC_Design_Reference_Flow_OA_asiTFT使用手册。
technology files（工艺文件） 此模块具备三个主要功能：techfile.tf工艺文件、display.drf图层显示文件、layer.map图层映射文件。工艺文件在Cadence的Virtuoso工具中，用于像素驱动电路版图设计工作。工艺文件介绍请参考Custom_IC_Design_Reference_Flow_OA_asiTFT使用手册。
asiTFT_Demo (asiTFT工艺PDK电路设计示例) 我们为初学者提供了asiTFT_Demo，便于初学者在不熟悉PDK、像素电路设计的时候参考使用。 asiTFT_PDK可以用于Cadence Virtuoso，Synopsys Hspice 和Siemens Calibre等工具中，并且应用于像素驱动电路原理图设计-前后仿真-版图设计。关于如何使用asiTFT_PDK进行集成电路设计请参考asiTFT_Demo和asiTFT_Demo_Introduction手册。
许可证类型 GPL 2.0 License.
学术引用 如果对TFT工艺、紧凑模型、PDK与驱动设计感兴趣欢迎参考或者引用: 10.1109/TED.2021.3054359 or 10.1109/IEDM13553.2020.9371951
后续计划 短沟道、多栅效应及其他器件模型、PDK与集成电路设计参考流程将会在后续版本中推出，敬请期待。