登录
XiangShan/HuanCun
同步镜像关注点赞复刻(Fork)
  • 主页
  • 代码库
  • 疑修(Issue)
  • 引擎(Engine)
  • 里程碑
  • 维基(Wiki)
  • 动态
目录
non-inclusive
分支78
标签0
+ 疑修
Web IDE
Jiawei Lin

Merge pull request #95 from huanglingfeng/chisel-db-fixed

fix ChiselDB core dumped bug

2年前621次提交
  • .githubTurn on chisel3-plugin3年前
  • scriptsscript: refine tl filter(no tip on tip & must have tip on trunk)3年前
  • srcfix ChiselDB core dumped bug2年前
  • .gitignoregitignore: add build/3年前
  • .gitmodulesmisc: use https url for git submodule3年前
  • .mill-versionTurn on chisel3-plugin3年前
  • .scalafmt.confAdd scalafmt check4年前
  • LICENSEadd Mulan PSL2 license (#15)3年前
  • LICENSE.SiFiveadd Mulan PSL2 license (#15)3年前
  • Makefiletest: enable prefetch during tl-test3年前
  • README.mdCreate README.md4年前
  • build.scmisc: update build.sc3年前
  • rocket-chip@85f319c62fBump rocketchip3年前
目录README.md

HuanCun

Build Status

Compile source code

make init
make compile

Pull request

Please run make checkformat and make reformat before commit

关于
scalapythonverilog
README.md
7.5 MB
邀请码